聊半导体，绕不开光刻。那台比印钞机还金贵的设备，EUV光刻机，全球就ASML能造。一台卖十几亿，还得排队等——有钱都不一定买得到。

说实话，我见过不少工厂的产线，但第一次进到晶圆厂的光刻区，还是被震住了。无尘室里的黄色灯光，巨大的光刻机像一只安静巨兽，机械臂以肉眼几乎看不清的速度移动晶圆。一片12英寸晶圆上，数百颗芯片的雏形，正被一束极紫外光逐层“雕刻”。

光刻决定了芯片的制程——7nm、5nm、3nm，这些数字的背后，就是光刻精度的较量。台积电、三星砸下天文数字，就为了把晶体管做小一点，再小一点。功耗更低，性能更强。但这条路越来越难走了。

极紫外光刻机内部光学系统示意图

为什么EUV这么难？

为什么EUV这么难？

光源！EUV需要波长13.5nm的极紫外光，自然界里不存在这种光。怎么产生？用高功率激光轰击锡滴——每秒5万次，瞬间把锡滴加热到等离子态，发出EUV光。这个光源系统，复杂到离谱。ASML的EUV光刻机里，激光器占了整整一层楼。而且，EUV光会被空气吸收，整个光路必须处于超高真空。反射镜也不是普通镜子，是用钼/硅多层膜，反射率只有70%左右。光每反射一次，能量就损失30%。经过十几次反射，最终到达晶圆的能量不到初始的2%。

所以光源功率必须极大。而大功率又带来散热、稳定性问题。整个系统牵一发而动全身。这种系统工程能力，不是一朝一夕能积累起来的。

问：既然EUV这么难，为什么不能用更成熟的DUV光刻继续往下做？
答：理论上可以，但成本会爆炸。DUV波长193nm，用沉浸式、多重曝光可以做到7nm甚至5nm，但工艺步骤急剧增加，套刻精度要求极高，良率很难控制。EUV一次曝光就能完成DUV多次曝光的效果，大幅简化流程。到3nm及以下，EUV几乎是必须的。所以台积电、三星拼了命也要抢EUV。

不过话说回来，国内的情况特殊。EUV进不来，怎么办？只能把DUV用到极致。听说有团队在尝试更复杂的多重曝光方案，用DUV硬啃5nm。良率肯定低，成本高，但总比没有强。这种被逼出来的“土法炼钢”，透着无奈，也透着韧性。

光刻胶：卡脖子的不仅是光刻机

很多人只盯着光刻机，却忘了光刻胶。这玩意儿像是光刻的“墨水”，配方里藏着大学问。高端光刻胶，比如EUV光刻胶，需要同时满足高分辨率、高灵敏度、低线边缘粗糙度。日本JSR、信越化学等企业垄断了市场。国产光刻胶还有不小差距。

半导体光刻胶涂布显影工艺过程

去年去一家国内材料展，看到有家初创企业展示自研的ArF光刻胶，据说已通过部分验证。现场技术人员兴奋地说：“我们花了六年，就只做这一款胶。”那一刻，我有点感触。半导体产业链太长，每个环节都可能被卡。光刻胶、大硅片、特殊气体、靶材……我们缺的，不只是光刻机。

问：半导体材料国产化，现在最迫切的是哪些？
答：光刻胶肯定是第一位，尤其是KrF、ArF和EUV级别的。其次是高纯度的硅片，12英寸大硅片我们大部分靠进口。还有CMP抛光液、电子特气、溅射靶材等。这些材料的认证周期很长，替换成本高，但一旦卡住，整个产线都得停。这两年国内材料企业进步很快，但大部分还是在中低端，高端的突破需要整个产业链上下游协同试错。

还有一个容易被忽略的——EDA软件。设计芯片要用EDA，但三大巨头Synopsys、Cadence、Mentor都是美国的。先进制程的设计工具，离开它们根本玩不转。国产EDA在模拟、点工具上有些起色，但全流程还差得远。这也是一个隐形的“断点”。

封装：别小看“后道”

前道制造抠制程，后道的封装测试其实越来越重要。摩尔定律放缓，先进封装成了救命稻草。台积电的CoWoS、InFO把不同工艺的芯片堆叠在一起，实现性能飞跃。AMD的芯片let设计，就靠先进封装把各个小芯片“拼”起来。这东西，一样有壁垒。

国内封测三强——长电科技、通富微电、华天科技，规模不小，但先进封装技术与日月光、安靠比起来，仍有差距。最近看到国内有家做2.5D/3D封装的企业，开始给AI芯片公司提供interposer，算是一个突破。不过，设备还是依赖进口，比如贴片机、键合机。

聊了这么多，其实就一个感受：半导体是真正的全球协作系统，没有一个国家能独立做完所有。但我们又不得不做。这种撕裂感，在每个从业者心里，都拧成一股劲。

光刻机、材料、EDA、封装……哪一个都急不得，但哪一个都得急。有时候觉得，我们像是在建一座通天塔，砖一块块烧，一层层垒。期间有挫败，有惊喜，更多是沉默的坚持。这条路，长且阻，但行则将至。

先进封装晶圆级Fan-Out工艺截面图