去年去参观朋友公司的超净间，隔着玻璃看到那台ASML的DUV光刻机，我就在想——这玩意儿比印钞机还金贵。然后聊起EUV，人家直接说了句：“那东西，我们买都买不到。” 得，卡脖子三个字，落实了。

ASML EUV光刻机内部精密光学模组

一台EUV光刻机，卖价超过1.5亿欧元。注意，不是有现货，等货期两年起。集成电路这个行业，真是把人类工业文明的精密程度推到了癫狂的极致。光刻，就是在比头发丝还细万倍的尺度上雕花，用的还是“光刀”——波长短到13.5纳米的极紫外光。这种光，连空气都穿透不了，得在真空中用镜子反射，镜子还得是特殊镀膜，反射率也就70%左右，每反射一次，能量衰减30%。整套系统，大概需要十几面这样的镜子，才能把掩模版上的图案缩小四倍投射到晶圆上。你说这得多变态？

光刻为什么这么难？物理极限没到，钱包先到极限了

问：EUV光刻机到底难在哪儿？

答：三个字——光源、镜子、光刻胶。光源你得先产生锡滴，用激光轰成等离子体，发出极紫外光；这光还特别“柔弱”，必须用多层钼/硅反射镜，每面镜子误差不得超过一个原子大小；光刻胶呢，得敏感得能在几个光子下就反应，又得扛得住后续蚀刻。这背后，是ASML三十年的死磕。说实话，就算把图纸公开，能造出来的国家也没几个。这不是砸钱就行的，是系统工程的胜利。

然后呢，EUV总算在7nm节点商用，业界喘了口气。但摩尔定律这“魔鬼”，它不死啊。晶体管密度现在靠什么？FinFET已经快榨干了，三星和台积电在3nm转向GAA（全环绕栅极），沟道被栅极四面包围，控制力更好，漏电更少。但你再往下，1nm，甚至埃米级，连GAA都费劲了。于是乎，CFET（互补场效应晶体管）被抬了出来，把n型和p型晶体管垂直堆叠，器件面积能省一半。听起来美，造起来哭。这种三维结构，对光刻的套刻精度要求是亚纳米级别，连EUV单次曝光都不够，得双重曝光，甚至三重。成本？爆了。

晶圆厂洁净室中工程师操作光刻机面板

我有时候跟同行开玩笑，现在建一条3nm产线，200亿美元起步，这哪是造芯片，这是烧美金取暖。但是吧，没辙，AI、高性能计算、手机SoC，哪个不是嗷嗷待哺？英伟达的H100，一块卖几万美元，本质上就是芯片面积堆出来的，die size大得吓人。如果你翻看IC Insights的报告，会发现全球半导体资本支出里，台积电一家占了快30%。这游戏，小玩家已经上不了桌了。

国产替代：光刻机之外，还有哪些硬骨头？

国产替代：光刻机之外，还有哪些硬骨头？

问：咱们国家在集成电路产业链上，除了光刻机，还有哪些环节被卡？

答：光刻机是最大头的痛，但绝不是唯一的痛。离子注入机、高端检测设备（比如科磊的明/暗场缺陷检测）、EDA软件、大硅片、光刻胶、高纯靶材……每一个都可能在某天被断供。就拿光刻胶来说，日本JSR、信越化学垄断了大部分高端ArF和EUV光刻胶，国内企业现在在KrF上有点突破，但良率还不稳。光刻胶这东西，保质期短，还挑工艺，换一个品种，整个光刻条件的参数要重新调，fab厂最怕这个，所以认证壁垒极高。破局需要整个生态的协同，一口吃不成胖子。

不过这几年，国内设备厂商确实在玩命。北方华创的刻蚀机、薄膜沉积设备进了不少产线，中微半导体的等离子体刻蚀机甚至打入了台积电5nm供应链——别小看这个，这可不是光刻机，但也是核心设备。而且，在成熟制程上，我们已经开始卷产能了。只不过，先进制程的差距还是看得见的，尤其是逻辑芯片，手机Soc这种，没EUV就是做不了7nm以下。但换个思路，chiplet（芯粒）这条技术路径，给了我们一丝喘息机会。把大芯片拆成小芯粒，用先进封装互联，可以用相对不那么先进的制程，组合出高性能。比如，华为的某些设计，已经在走这条路。这就是被逼出来的创新吧，有点悲壮。

未来五年，路线图往哪儿拐？

ASML已经在推High-NA EUV了，数值孔径从0.33提到0.55，分辨率进一步提升，能支持到2nm以下节点。但设备巨大，价格翻倍，一台卖到3亿多欧元。英特尔抢先下单，想在工艺上翻盘。你看，芯片巨头们的竞争，本质上是光刻机的竞争。然后呢？更远的未来，无掩膜光刻、纳米压印（佳能就在搞这个）、甚至自组装技术都在暗暗发力。也许十年后，我们今天死磕的EUV光刻，也会变成“上一代技术”，被某样更疯狂的东西取代。谁知道呢？

说到底，集成电路这行，就是人类跟物理定律较劲。每次觉得走到死胡同，又砸开一堵墙。芯片里的晶体管数量，已经比全球人口还多几百倍了。站在晶圆厂里，那种科幻感——自动化天车无声滑过，一片片12寸晶圆在几百道工序间流转，三个月才能完成一颗芯片的制造——会让你恍惚，这到底是炼金术还是工业？我很庆幸干这行，虽然每天都被折磨，但时不时也有惊喜。就像上个月，国内某家光刻胶厂终于过了验证，朋友圈一片沸腾，有人发了个泪目的表情。不容易。

最后，留个念想：哪天，我们能有一台完全自主的EUV光刻机？这条路，长，但已经有光透进来了。图：光刻工程师在洁净室监控硅片工艺流程

半导体工程师在黄光区检查晶圆缺陷