一个三极管就可以实现的反相器，为啥要用一个很复杂的电路来实现？

单管反相器，驱动能力、延迟和静态功耗不可兼得，按图中参数，高电平输出阻抗1kΩ，按标准TTL电平要求高电平输出>=2.4V，最多只能输出(5-2.4V)/1kΩ=2.6mA电流，太小了，驱动能力严重不足，要加大驱动电流就得减小Rc，但又导致静态功耗进一步增大。

而且Rc=1kΩ时静态功耗也不小了，高电平输入时，静态功耗5V/1kΩ=5mA，静态功耗比驱动能力还大，且这参数下输出上升沿不够陡峭，只有约2~3MHz工作频率。

要改进的话参考CMOS反相器，Rc替换成PNP管，同时加分压偏置电阻，防止状态转换时过大的尖峰电流。为加快开启速度，限流电阻上并联小电容，这样就实现了低静态功耗与低延迟的兼得。

至于当年74系列的设计师为什么不这么干，我猜想大概是当年PNP工艺还不成熟(纯猜想，未有切实证据证实这一点，也许你可以去问问你们老师)，我们可以看到74系列TTL几乎都是NPN管，没有PNP。

附一张multisim仿真图，以74LS04 2kΩ，15pF标准负载测试。

简单反相器，输出高电平比VCC低较多，输出上升沿时间较长,工作频率低，3MHz时已近极限，波形失真明显，最大静态功耗5mA。减小Rc到100Ω，工作频率提高到100MHz，此时最大静态功耗高达50mA。

74S04实际输出高电平也比VCC低较多，仿真不够准确没体现出来，实际芯片测试就很明显，100MHz时仿真波形有问题，延迟接近周期变成同相，实际波形和仿真会不一样。

CBJT反相器则输出高电平接近VCC,延迟也很低，可达100MHz，类似与CMOS反相器的效果,但静态功耗要比CMOS大，以图中参数为例约50uA，但远小于74S04和74LS04，可采用更大β值的三极管来进一步降低静态功耗，但无论怎么降低，始终比CMOS大很多，毕竟三极管结构要求基极电流，这是个天生的缺陷。