前阵子跟一个在晶圆厂干了十几年的朋友撸串，他猛灌一口啤酒，把手机往桌上一拍：「现在这芯片，宣传上写着4纳米，你信它真能用足4纳米？良率？漏电？都是账！」 我愣了愣，突然意识到——我们每天刷着评测视频，看着参数表上越来越小的数字，以为这就是集成电路的全部。差得远呢。

那几纳米的「数字游戏」

说实话，从7纳米到5纳米，再到3纳米，晶体管密度确实在爬升。但背后的代价，很多人不清楚。一台EUV光刻机，单价奔着3亿欧元去了，还不算维护费。厂子建起来，动辄百亿美元。可实际性能提升呢？大概只有宣传的六成。剩下的靠架构优化、封装技术往回找补。

更恼人的是——漏电。栅极短到一定程度，量子隧穿效应根本压不住。finFET好歹撑了几代，到了GAA（全环绕栅极），三星和台积电又在命名上搞花活。哎，有没有人管管？

极紫外光刻EUV设备在洁净室作业特写

去年参观一个半导体展，有家国产设备商悄悄跟我说，现在28纳米以上的成熟制程，国内产线基本能兜住。但14纳米以下，光刻胶、高纯化学品还卡脖子。更别提EDA工具——别人一禁，我们连画版图的软件都得换。

供应链：看不见的绳子

集成电路不是造出来就完事。封装、测试，哪个环节断了都不行。前几年马来西亚封城，全球汽车芯片立刻告急。一个小小的QFN封装厂趴下，多少整车厂跟着停工。

现在呢？地缘政治这根弦绷得更紧。美国芯片法案、欧洲芯片法案，各国都在砸钱建「本土供应链」。但全球分工搞了几十年，想一夜之间拆开，谈何容易？ 荷兰的光刻机、日本的硅片、美国的EDA，缺一个就转不起来。

问：国内现在最缺的集成电路环节是什么？

答：我个人觉得，是先进封装和测试的know-how。很多厂子设备能买到，但参数调优、良率爬坡，需要大量有经验的工程师。这玩意儿没法速成。还有就是高端基板——ABF膜，之前被日本一家独大，现在虽有几家在做，但一致性还差口气。

集成电路先进封装产线自动化设备操作

Chiplet：换个活法

既然单颗大芯片越来越难做，那就拆。Chiplet（小芯片）思路一下子火了。AMD用这招，在服务器市场咬下一大块肉。英特尔也在推UCIe联盟，想统一接口标准。道理很简单——把不同功能模块用先进封装拼在一起，不用全用最贵的制程，模拟、I/O部分用成熟工艺，计算核心上先进工艺。省钱，还灵活。

但这里有个坑：互联。Die-to-Die的带宽、延迟、功耗，直接决定拼接效果。现在大家都在赌，台积电的CoWoS封装产能，预订排队已经排到2026年。疯不疯？

问：现在入行集成电路，方向怎么选？

答：别只盯着前端设计。验证、DFT（可测性设计）、封装设计，特别是系统级封装和信号完整性仿真，缺口非常大。工资涨得飞快。另外，模拟芯片设计——电源管理、信号链，这些永远有需求，因为数字世界越发达，需要的模拟接口就越多。

最后聊点扎心的

摩尔定律到底死没死？理论上的确慢了，但芯片的能效比还在提升。异构计算、存内计算、光子芯片……新路径正在冒头。不过对于国内厂商，眼下最紧迫的不是追3纳米，而是把成熟制程的产能、良率、成本做到极致。28纳米、55纳米、甚至130纳米，在物联网、汽车电子里用量巨大。这块根据地扎稳了，才能谈下一步。

前两天看到消息，某家国产功率半导体IDM，本来要上SiC产线，结果因为衬底缺陷率下不来，硬生生推迟半年。这种事儿，行业外没人关注。可集成电路的每一步，都是材料、设备、工艺的协同战。少一环，满盘慢。

对了，别老盯着手机处理器。功率半导体、传感器、MCU，这些才是集成电路的「绝大多数」。一台电动车里有上千颗芯片，大部分都是不起眼的模拟芯片或分立器件。它们的可靠性要求，比手机芯片高得多。

就这样吧，再写下去像发牢骚了。